Search

Showing top 108 results for "JEDEC"

Filtered by topic: JEDEC Clear ✕

Tracked topic

JEDEC

igorslab.de › zh

Arrow Lake 与 DDR5 详解 - 内存频率与时序的影响

…改进发生在传输链的哪个环节。更高的内存频率首先提高理论带宽。Gear 模式影响内存控制器域的频率。D2D 和 NGU 决定请求在计算晶粒、SoC 和内存控制器之间转发的速度。次级和三级时序最终决定 DRAM 如何高效处理不同的访问模式。接下来的测量序列正是分别考察这一点。首先比较 JEDEC DDR5-5600、DDR5-6000 CL28 和 DDR5-7800 CL36。然后观察 NGU、D2D 和 Ring 的影响。最后说明手动优化子时序会带来怎样的额外效果…

Jun 30, 2026 · Igor Wallossek