Tracked topic
… 2 Minuten · 267 Wörter · 1,908 Zeichen 1.0× 高带宽内存速度快、体积小，如今对于大型 AI 加速器几乎已不可或缺。不幸的是，成本高的并不仅仅是内存本身。计算裸片与 HBM 堆栈之间的组合还需要复杂的中介层、先进的 2.5D 集成，以及相应受限的封装容量。借助 SPHBM4，JEDEC 现在旨在至少缓解这一问题的部分影响。已发布的规范 JESD330-4 描述了“Standard Package High Bandwidth Memory”，简称 SPHBM4。这并不是定义一种全新的 DRAM 类型，而是为现有 HBM4 内存堆栈提供一种替代连接方式。…
… JEDEC will mit SPHBM4 nun zumindest einen Teil dieses Problems entschärfen. …
… New! tREFI, tRRDS, tWR, ULL Enable — Unified Latency Lock and VDDP V . 🫡 — 1usmus 🇺🇦 @1usmus April 24, 2026 据他所说，Ultra Low Latency 模式本质上只是通过若干子时序对 EXPO 配置文件的扩展。据称新增了 tREFI、tRRDS 和 tWR。此外，还据称加入了“ULL Enable”和 Unified Latency Lock 这两个设置。最后还新增了电压 VDDP。 作为参考的 JEDEC 时序值 但这在具体层面上意味着什么？在详细讨论这些时序之前，我们需要先建立一…
… This refers to the interval between two Activate timings to the same bank group, and here JEDEC does in fact specify a higher value than many ICs can actually achieve. 8 cycles or 5 ns, whichever is greater, must be set according to JEDEC. …
…改进发生在传输链的哪个环节。更高的内存频率首先提高理论带宽。Gear 模式影响内存控制器域的频率。D2D 和 NGU 决定请求在计算晶粒、SoC 和内存控制器之间转发的速度。次级和三级时序最终决定 DRAM 如何高效处理不同的访问模式。接下来的测量序列正是分别考察这一点。首先比较 JEDEC DDR5-5600、DDR5-6000 CL28 和 DDR5-7800 CL36。然后观察 NGU、D2D 和 Ring 的影响。最后说明手动优化子时序会带来怎样的额外效果…
… Das ist noch keine Markteinführung, kein fertiger JEDEC-Standard und schon gar kein Hinweis darauf, dass DDR5 morgen ersetzt wird. …
… Compared with DDR5 to JEDEC standard, the company cites 13 percent. …
… First, we compare JEDEC DDR5-5600 with DDR5-6000 CL28 and DDR5-7800 CL36. …
… Zunächst vergleichen wir JEDEC DDR5-5600 mit DDR5-6000 CL28 und DDR5-7800 CL36. …