De geruchtenmolen in de chipwereld draait op volle toeren en alle signalen wijzen in de richting van AMD's volgende generatie CPU-architectuur: Zen 6, ook wel bekend onder de codenaam "Medusa". Recente lekken, die naar verluidt afkomstig zijn uit interne bronnen, bieden een gedetailleerde blik op de plannen van AMD voor toekomstige desktop-, server- en mobiele processors. Het gaat hier niet om subtiele verbeteringen; de informatie duidt op een enorme sprong in het aantal rekenkernen en de L3-cache, mede mogelijk gemaakt door het geavanceerde 2nm-productieproces van TSMC.
Rapporten suggereren dat Zen 6 een volledig nieuw ontwerp is, waarbij AMD de prioriteit legt bij multi-threaded prestaties. De eerste testexemplaren voor partners zouden al in omloop zijn, met een verwachte lancering in de tweede helft van 2026. Deze vroege betrokkenheid van partners wijst erop dat AMD veel vertrouwen heeft in de tijdlijn en de gekozen architecturale koers.
De sprong in kerndichtheid: Zen 6 versus Zen 5
Het hart van de "Medusa"-architectuur wordt gevormd door de standaard Zen 6 CCD (Core Complex Die). Volgens de lekken beschikt deze over 12 CPU-kernen en 48 MB L3-cache. Dit is een indrukwekkende toename van 50% in zowel het aantal kernen als de cachecapaciteit vergeleken met de huidige Zen 5 CCD's (die meestal 8 kernen en 32 MB L3-cache bevatten). Met 4 MB L3-cache per kern zet AMD vol in op het minimaliseren van vertragingen in de dataverwerking.
Wat vooral opvalt, is dat alle 12 kernen zich binnen één enkel CPU-complex (CCX) bevinden. De gerapporteerde grootte van deze Zen 6 CCD is ongeveer 76 mm². Dat is slechts 5 tot 7% groter dan de Zen 5 CCD (71 mm²), ondanks de forse toename in rekenkracht. Deze indrukwekkende efficiëntie is te danken aan de overstap naar het N2 (2nm nanosheet) procesnode van TSMC. Het zal een ultieme test worden voor de mogelijkheden van 2nm in een commercieel chipontwerp.
EPYC Venice en 'Dense Cores': De strijd om het datacenter
Naast de standaard Zen 6 CCD's introduceert AMD waarschijnlijk ook de Zen 6C CCD's. Deze zijn ontworpen voor een hogere dichtheid en betere prestaties per watt, vaak met een iets lagere kloksnelheid. Ook deze chips zullen op het 2nm-procedé van TSMC worden gebakken.
Er circuleren verschillende specificaties over de Zen 6C. Sommige bronnen spreken over 16 kernen en 64 MB L3-cache per CCD, terwijl andere bronnen beweren dat AMD gaat voor een extreem ontwerp met 32 kernen en 128 MB L3-cache per CCD. Een dergelijke 32-core variant zou een agressieve zet zijn waarmee AMD de grenzen van rekenkracht in servers verlegt.
Deze technologie zal de basis vormen voor de 6e generatie EPYC-serverprocessors, codenaam "Venice" (EPYC 9006-serie), die gepland staat voor 2026. Deze processors kunnen naar verluidt tot acht CCD's bevatten, wat neerkomt op maximaal 96 'klassieke' Zen 6-kernen (192 threads) of een duizelingwekkende 256 Zen 6C-kernen (512 threads). Hiermee zet AMD de aanval in op Intel's toekomstige Diamond Rapids en Clearwater Forest-lijnen.
EPYC Venice introduceert bovendien de nieuwe SP7- en SP8-platforms. SP7 biedt ondersteuning voor 16-kanaals DDR5-12800 geheugen en een TDP tot 600W, terwijl SP8 gericht is op 12-kanaals geheugen met een TDP van 350-400W. Beide platformen zullen beschikken over PCIe Gen 6-ondersteuning, wat cruciaal is voor de volgende generatie AI-accelerators en ultrasnelle opslag.
Ryzen voor consumenten: Olympic Ridge en Medusa Ridge
Voor de consumentenmarkt krijgt de Zen 6-architectuur de bekende Ryzen-branding, met de specifieke codenamen "Olympic Ridge" en "Medusa Ridge". Deze processors worden verwacht in de tweede helft van 2026 en zullen naar alle waarschijnlijkheid compatibel blijven met de bestaande AM5-socket, wat goed nieuws is voor huidige AMD-gebruikers.
De Zen 6 Ryzen-chips voor desktops zullen waarschijnlijk tot 24 cores (48 threads) bieden in ontwerpen met twee CCD's. De combinatie van meer cache en architecturale verbeteringen moet zorgen voor superieure prestaties in zowel gaming als professionele workloads. Dit is essentieel om de concurrentie aan te gaan met Intel's Arrow Lake Refresh en de latere Nova Lake-processors.
Bovendien werkt AMD aan Zen 6 X3D-varianten met 3D V-Cache technologie. Deze chips zouden over 144 MB L3-cache per CCD kunnen beschikken, wat kan leiden tot een totaal van 288 MB L3-cache op high-end AM5-processors. Deze strategie zal de leidende positie van AMD in de gamingmarkt waarschijnlijk verder versterken.
Medusa Point: Mobiele uitdagingen
Er is ook informatie gelekt over de mobiele APU's, codenaam "Medusa Point". Een vroeg testmodel is gesignaleerd op een logistiek platform, wat wijst op een FP10-package met een TDP van 28W.
De configuratie van deze mobiele chips is nog voer voor discussie. Er wordt gesproken over een Ryzen 5/7-variant met een 4 Zen 6 + 4 Zen 6 dense + 2 low-power cores (4C + 4D + 2LP) opzet. Een Ryzen 9-variant zou zelfs een 16C + 4D + 2LP configuratie kunnen krijgen. Hoewel de CPU-kracht indrukwekkend lijkt, is er enige scepsis over de grafische kant. De lekken suggereren dat AMD vasthoudt aan de RDNA 3.5-architectuur. In 2026 kan dit een nadeel zijn, aangezien Intel met Lunar Lake en Panther Lake grote stappen zet op het gebied van geïntegreerde graphics.
Nieuwe interconnectie met Silicon Bridges: De stille kracht
Een fundamentele verandering in Zen 6 is de gerapporteerde introductie van een bridge die tussen de CCD en de I/O Die (IOD). Deze siliconen brug verandert de manier waarop chiplets met elkaar communiceren.
Deze technologie, die door UMC wordt geproduceerd en door SPIL wordt verpakt, is bedoeld om de bandbreedte tussen chiplets te vergroten en de latentie te verlagen. AMD heeft vergelijkbare technieken al eerder toegepast in de MI200-accelerator. Wij zien dit als een cruciale innovatie: door de onderlinge communicatie te versnellen, kan AMD de extra rekenkernen en cache optimaal benutten zonder dat de snelheid van de data-overdracht een bottleneck vormt.
TSMC N2: Het fundament van de prestatiewinst
De basis van alle beloofde winst is het N2-proces (2nm) van TSMC. Dit is een mijlpaal, aangezien TSMC hier voor het eerst overstapt op "Gate-All-Around" (GAA) nanosheet-transistors. Volgens TSMC levert N2 een prestatiewinst van 10-15% bij hetzelfde stroomverbruik, of een energiebesparing van 25-30% bij dezelfde prestaties vergeleken met 3nm (N3E).
De enorme toename in kerndichtheid bij Zen 6, zonder dat de chip veel groter wordt, is het ultieme bewijs van de kracht van dit nieuwe procedé. Hoewel er één enkel rapport was dat sprak over 3nm, wijzen nagenoeg alle bronnen op 2nm. Dit is een noodzakelijke stap voor AMD om de ambitieuze doelen van de "Medusa"-architectuur te realiseren.
De uitgebreide lekken schetsen een indrukwekkend beeld van de toekomst van AMD. Van gigantische server-CPU's tot krachtige desktop-chips, Zen 6 lijkt een enorme generatiesprong te worden. De focus op meer kernen, gigantische hoeveelheden cache en het allernieuwste 2nm-proces laat zien dat AMD niet stilzit, maar agressief de aanval kiest om zijn marktpositie te consolideren. We kijken reikhalzend uit naar 2026 om te zien of deze papieren beloftes in de praktijk worden waargemaakt.
Reacties