Los rumores en el mundo de los semiconductores son cada vez más intensos y todos apuntan hacia "Medusa", la arquitectura de CPU Zen 6 de próxima generación de AMD. Filtraciones recientes, provenientes de canales internos, ofrecen una visión detallada de los planes de AMD para sus futuros procesadores de escritorio, servidores y dispositivos móviles. No se trata de simples ajustes menores; estamos ante avances arquitectónicos de gran calado que incluyen incrementos sustanciales en el número de núcleos y la caché L3, todo ello fabricado bajo el vanguardista proceso de 2 nm de TSMC.
Diversos informes señalan que Zen 6 representa un rediseño completo desde cero, priorizando el rendimiento multihilo. Según parece, las primeras muestras de ingeniería para CPUs de consumo ya están en manos de los socios tecnológicos, con un lanzamiento previsto para la segunda mitad de 2026. Esta temprana colaboración sugiere que AMD confía plenamente en su hoja de ruta y en la dirección de su nueva arquitectura.
El salto en densidad de núcleos de Zen 6: Más allá de Zen 5
El núcleo de la arquitectura "Medusa" gira en torno al nuevo CCD (Core Complex Die) de Zen 6, que supuestamente albergará 12 núcleos de CPU y 48 MB de caché L3. Esto representa un incremento del 50% tanto en la cantidad de núcleos como en la capacidad de caché en comparación con los CCD de Zen 5, que cuentan con 8 núcleos y 32 MB de L3. La asignación de 4 MB de caché L3 por núcleo es generosa, lo que indica un enfoque claro en mantener los datos cerca de las unidades de procesamiento para optimizar el rendimiento individual.
Lo que resulta especialmente llamativo es que los 12 núcleos residirían en un único complejo de núcleos (CCX). El tamaño reportado para este CCD de Zen 6 es de aproximadamente 76 mm². Se trata de un incremento modesto (entre el 5% y el 7%) respecto a los 71 mm² de Zen 5, a pesar del notable aumento de recursos. Aunque esta eficiencia parece prometedora, mantenemos un optimismo cauteloso. Lograr tal densidad con un crecimiento tan pequeño del chip se debe principalmente a la transición al nodo N2 (nanosheet de 2 nm) de TSMC, lo que supondrá una verdadera prueba de fuego para las capacidades de este proceso en diseños reales.
EPYC Venice y núcleos densos: El desafío para los centros de datos
Además de los CCD estándar, se espera que AMD introduzca los CCD Zen 6C, diseñados para una mayor densidad de núcleos y una mejor eficiencia energética por vatio, operando probablemente a frecuencias de reloj más bajas. Estos chips también se fabricarán bajo el nodo N2 de TSMC.
Existen informes contradictorios sobre las especificaciones exactas de Zen 6C. Algunas fuentes sugieren 16 núcleos y 64 MB de caché L3 por CCD, mientras que otras apuntan a un diseño aún más agresivo con 32 núcleos y 128 MB de L3. Desde nuestro punto de vista, la variante de 32 núcleos sería una jugada más impactante, permitiendo a AMD redefinir los límites de la densidad de cómputo en servidores.
Estos componentes darán vida a la sexta generación de procesadores EPYC, con nombre en clave "Venice" (serie EPYC 9006), previstos para 2026. Los chips EPYC Venice serán de los primeros en utilizar la tecnología de 2 nm. Se espera que soporten hasta ocho CCD, ofreciendo un máximo de 96 núcleos Zen 6 "clásicos" (192 hilos) o unos impresionantes 256 núcleos densos Zen 6C (512 hilos). Este nivel de escalabilidad podría suponer un serio problema para las futuras ofertas de Intel, como Diamond Rapids y Clearwater Forest, especialmente si AMD logra mantener su ventaja en rendimiento por vatio.
EPYC Venice introducirá las nuevas plataformas SP7 y SP8. La plataforma SP7 admitirá memoria DDR5-12800 de 16 canales y hasta 600W de TDP, mientras que la SP8 contará con 12 canales y un TDP de entre 350W y 400W. Ambas plataformas incluirán soporte extensivo para PCIe Gen 6, con entre 128 y 192 líneas, preparando el terreno para la próxima generación de aceleradores de IA y almacenamiento de alta velocidad.
CPUs Ryzen de consumo: La batalla en escritorio de Olympic Ridge y Medusa Ridge
Para el segmento de escritorio, la arquitectura Zen 6 se comercializará bajo la marca "Ryzen" con los nombres en clave "Olympic Ridge" y "Medusa Ridge". Estos procesadores llegarán en la segunda mitad de 2026 y se espera que mantengan la compatibilidad con el actual socket AM5, una excelente noticia para los usuarios actuales de AMD.
Se proyecta que las CPUs Ryzen basadas en Zen 6 alcancen hasta 24 núcleos de CPU (48 hilos) en diseños de doble CCD. El aumento masivo de la caché L3, sumado a las mejoras arquitectónicas, promete un rendimiento excepcional en juegos y avances significativos en cargas de trabajo de un solo hilo y multihilo. Esto será vital para competir contra el Arrow Lake Refresh de Intel y los posteriores procesadores Nova Lake, que también rumorean expansiones de caché.
Asimismo, AMD lanzará variantes Zen 6 X3D con tecnología 3D V-Cache. Estos modelos podrían contar con la increíble cifra de 144 MB de caché L3 por CCD (48 MB base más 96 MB adicionales de capa 3D). Esto resultaría en hasta 288 MB de caché L3 total en procesadores de escritorio AM5. Según nuestro análisis, esta agresiva estrategia de caché consolidaría el liderazgo de AMD en el gaming de alto rendimiento.
APUs móviles Medusa Point: La incógnita de los gráficos
También han surgido detalles sobre las APUs móviles Zen 6, denominadas "Medusa Point". Una muestra de ingeniería (revisión A0) ha aparecido en plataformas de aduanas globales, indicando un empaque FP10 de 25 x 42.5 mm y un TDP de 28W. El formato FP10 es ligeramente mayor que el FP8 utilizado actualmente.
La configuración de núcleos de "Medusa Point" es objeto de debate. Una filtración sugiere una configuración de 4 núcleos de alto rendimiento + 4 núcleos densos + 2 núcleos de bajo consumo (4C + 4D + 2LP) para la gama media. Otra versión para la gama Ryzen 9 sugiere una topología que podría alcanzar los 16C + 4D + 2LP. Creemos que la mezcla de núcleos será clave en entornos móviles, aunque la posibilidad de que mantengan la arquitectura gráfica RDNA 3.5 genera ciertas dudas. Para 2026, RDNA 3.5 podría quedarse atrás frente a los avances de Intel con Lunar Lake y Panther Lake, por lo que muchos usuarios esperan que AMD implemente RDNA 4.
Nueva arquitectura de interconexión con puentes de silicio
Un cambio estructural crítico en Zen 6 es la introducción de un troquel de puente (bridge die) situado bajo el CCD y el IOD (I/O Die). Este puente de silicio cambia fundamentalmente la comunicación entre los chiplets, creando una arquitectura mucho más eficiente.
Esta tecnología, descrita como un componente pasivo de bajo coste fabricado por UMC, busca aumentar el ancho de banda y reducir las latencias entre chiplets. AMD ya ha utilizado soluciones similares (como el Elevated Fanout Bridge o EFB) en productos como el acelerador MI200. Consideramos que esta es una innovación infravalorada: al mejorar las vías de comunicación internas, AMD puede desbloquear un mayor rendimiento real a partir del incremento de núcleos y caché.
El proceso N2 de TSMC: Los cimientos del rendimiento
La adopción del nodo de 2 nm (N2) de TSMC es la piedra angular de Zen 6. Este nodo marca la primera implementación de transistores de nanocapa Gate-All-Around (GAA) por parte de TSMC. Se espera que el proceso N2 proporcione un aumento del 10-15% en el rendimiento a la misma potencia, un incremento del 15% en la densidad de transistores y una reducción del consumo de entre el 25% y el 30% respecto al nodo N3E de 3 nm.
Si bien hubo informes aislados que sugerían el uso de 3 nm para Zen 6, la gran mayoría de los datos apuntan a los 2 nm. La adopción de este nodo avanzado es esencial para que AMD alcance los ambiciosos objetivos filtrados, especialmente considerando que se espera que el N2 de TSMC tenga una estructura de costes más atractiva y una demanda masiva.
En definitiva, estas filtraciones dibujan una visión potente para Zen 6. Desde los gigantes de servidor hasta las ágiles APUs móviles, "Medusa" parece destinada a ofrecer un salto generacional de gran magnitud. La combinación de más núcleos, más caché y la vanguardia de los 2 nm indica que AMD no solo está iterando, sino rediseñando su futuro para cimentar su posición competitiva en 2026.
Comentarios