Os bastidores da indústria de semicondutores estão agitados com as novas informações sobre a arquitetura de CPU de próxima geração da AMD, conhecida pelo codinome "Medusa". Vazamentos recentes, supostamente originados de fontes internas, revelam detalhes profundos sobre os planos da empresa para seus futuros processadores de desktop, servidores e dispositivos móveis. Não estamos falando de incrementos sutis, mas de uma evolução arquitetônica robusta, com saltos significativos na contagem de núcleos e no cache L3, tudo sustentado pela avançada tecnologia de 2nm da TSMC.
Indicações apontam que o Zen 6 foi projetado do zero, com uma prioridade clara da AMD em desempenho multi-threaded. Amostras de engenharia iniciais para CPUs de consumo já estariam circulando entre parceiros estratégicos, preparando o terreno para um lançamento previsto para a segunda metade de 2026. Essa movimentação antecipada sugere que a AMD está confiante em seu cronograma e na viabilidade desta nova estrutura.
O Salto na Densidade de Núcleos: Zen 6 vs. Zen 5
O pilar da arquitetura "Medusa" é o novo CCD (Core Complex Die) padrão do Zen 6. Segundo os relatos, cada chiplet contará com 12 núcleos de CPU e 48 MB de cache L3. Isso representa um aumento expressivo de 50% tanto em núcleos quanto em capacidade de cache em comparação aos CCDs do Zen 5, que trazem 8 núcleos e 32 MB de L3. A distribuição de 4 MB de cache L3 por núcleo demonstra um foco agressivo em manter os dados próximos às unidades de processamento, otimizando a latência e o desempenho individual.
Um ponto que chama a atenção é que todos os 12 núcleos devem residir em um único complexo (CCX). O tamanho estimado desse CCD Zen 6 é de aproximadamente 76 mm², um crescimento de apenas 5% a 7% em relação aos 71 mm² do Zen 5, apesar do ganho massivo de recursos. Essa eficiência de área é creditada à transição para o nó de 2nm (N2 nanosheet) da TSMC. Será o teste definitivo para as capacidades de densidade da tecnologia N2 em um design de chip de alto desempenho.
EPYC Venice: A Nova Fronteira dos Data Centers
Para o mercado corporativo, a AMD deve introduzir os CCDs Zen 6C, focados em densidade computacional e eficiência energética (performance por watt), operando geralmente em frequências menores. Assim como a versão padrão, esses núcleos "densos" serão fabricados no processo de 2nm.
Existem discussões sobre as especificações exatas do Zen 6C. Enquanto algumas fontes sugerem 16 núcleos e 64 MB de L3 por CCD, rumores mais fortes apontam para um design ainda mais denso, com 32 núcleos e 128 MB de L3 por chiplet. Se confirmada, a variante de 32 núcleos permitiria à AMD redefinir os limites de densidade em servidores.
Essas tecnologias darão vida à 6ª geração de processadores EPYC, codinome "Venice" (série 9006), esperada para 2026. Esses chips devem suportar até oito CCDs, oferecendo um máximo de 96 núcleos Zen 6 "clássicos" (192 threads) ou impressionantes 256 núcleos Zen 6C "densos" (512 threads). Tal escalabilidade representa um desafio direto às futuras linhas Diamond Rapids e Clearwater Forest da Intel, especialmente se a AMD mantiver sua vantagem em consumo de energia.
A plataforma EPYC Venice introduzirá os novos sockets SP7 e SP8. O SP7 suportará 16 canais de memória DDR5-12800 e até 600W de TDP, enquanto o SP8 terá 12 canais e TDP entre 350-400W. Ambas as plataformas devem adotar o PCIe Gen 6, garantindo que o ecossistema esteja pronto para a próxima onda de aceleradores de IA e armazenamento de ultra-velocidade.
Ryzen para Desktop: A Batalha de Olympic Ridge e Medusa Ridge
No segmento de desktops para o consumidor final, a arquitetura Zen 6 será dividida entre os codinomes "Olympic Ridge" e "Medusa Ridge". Previstos para o final de 2026, esses processadores devem manter a compatibilidade com o soquete AM5, uma excelente notícia para quem já investiu na plataforma atual.
Os novos Ryzen baseados em Zen 6 podem chegar a 24 núcleos físicos (48 threads) em designs de dois CCDs. O aumento do cache L3, somado às melhorias na arquitetura, promete ganhos notáveis tanto em jogos quanto em produtividade. Essa estratégia será vital para enfrentar o Arrow Lake Refresh da Intel e os subsequentes processadores Nova Lake, que também devem apostar em grandes expansões de cache.
Adicionalmente, a AMD planeja lançar as variantes Zen 6 X3D. Com a tecnologia 3D V-Cache, esses modelos podem alcançar 144 MB de L3 por CCD (48 MB nativos + 96 MB de camada extra). Em um processador de dois CCDs, isso resultaria em surreais 288 MB de cache L3 total. Para entusiastas de games, esse volume de cache pode consolidar a liderança da AMD em performance bruta de jogos.
APUs Mobile Medusa Point: O Dilema dos Gráficos
Os primeiros detalhes sobre as APUs móveis Zen 6, chamadas "Medusa Point", já começaram a surgir. Registros de transporte de silício de engenharia indicam um pacote FP10 com dimensões de 25 x 42,5 mm e um TDP de 28W. O formato FP10 é ligeiramente maior que o atual FP8.
A configuração de núcleos dessas APUs ainda gera debate. Uma das teorias aponta para um modelo de classe Ryzen 5/7 com 4 núcleos Zen 6 de performance + 4 núcleos Zen 6 densos + 2 núcleos de baixo consumo (4C + 4D + 2LP). Já modelos Ryzen 9 poderiam utilizar uma topologia mais robusta, chegando a 16C + 4D + 2LP. Contudo, há um ponto de cautela: rumores sugerem a manutenção da arquitetura gráfica RDNA 3.5. Embora eficiente, o uso de RDNA 3.5 em 2026 pode deixar a AMD em desvantagem contra as iGPUs da Intel nas gerações Lunar Lake e Panther Lake.
Ponte de Silício: O Herói Oculto do Interconect
Uma mudança arquitetônica crucial no Zen 6 é a introdução de um "bridge die" (ponte de silício) posicionado entre o CCD e o IOD (I/O Die). Essa ponte altera fundamentalmente a forma como os chiplets se comunicam.
Essa tecnologia, fabricada pela UMC e encapsulada pela SPIL, visa aumentar drasticamente a largura de banda entre os componentes e reduzir a latência. A AMD já utilizou soluções similares (como o Elevated Fanout Bridge) em aceleradores como o MI200. Ao melhorar as vias de comunicação interna, a AMD consegue garantir que o aumento no número de núcleos não seja desperdiçado por gargalos de transferência de dados, otimizando a escalabilidade do design multi-chiplet.
Processo N2 da TSMC: O Alicerce de Tudo
A adoção em larga escala do processo de 2nm da TSMC é a base de todas as promessas do Zen 6. O nó N2 representa um salto tecnológico ao implementar os transistores Gate-All-Around (GAA) nanosheet. A TSMC estima que o N2 ofereça um aumento de 10-15% no desempenho com o mesmo consumo, ou uma redução de 25-30% na energia para a mesma performance em relação ao nó de 3nm (N3E).
Embora existam relatos isolados de que o Zen 6 poderia usar 3nm, a vasta maioria das informações aponta para o 2nm como a escolha definitiva. O sucesso da AMD em atingir as metas agressivas de densidade de núcleos e cache sem explodir o tamanho físico do chip depende inteiramente da maturidade dessa nova litografia.
Em resumo, os vazamentos do Zen 6 "Medusa" pintam um cenário ambicioso. De supercomputadores a notebooks ultrafinos, a AMD parece estar preparando um salto geracional de peso. O foco em contagem de núcleos, expansão massiva de cache e o uso pioneiro do processo de 2nm sinaliza que a empresa não pretende apenas evoluir, mas sim redesenhar sua posição no mercado para enfrentar a concorrência de 2026 em diante.
Comentários